更新时间：2024-01-22 19:01:18
封面
版权信息
内容简介
英特尔 FPGA中国创新中心系列丛书组委会
推荐序（一）
作者简介
推荐序（二）
前言
学习说明
第1章 信号处理理论基础
1.1 信号定义
1.2 信号增益与衰减
1.3 信号失真及其测量
1.3.1 放大器失真
1.3.2 信号谐波失真
1.3.3 谐波失真测量
1.4 噪声及其处理方法
1.4.1 噪声的定义和表示
1.4.2 固有噪声电平
1.4.3 噪声/失真链
1.4.4 信噪比定义和表示
1.4.5 信号的提取方法
1.5 模拟信号及其处理方法
1.5.1 模拟I/O信号的处理
1.5.2 模拟通信信号的处理
1.6 数字信号处理的关键问题
1.6.1 数字信号处理系统的结构
1.6.2 信号调理的方法
1.6.3 模数转换器（ADC）及量化效应
1.6.4 数模转换器（DAC）及信号重建
1.6.5 SFDR的定义及测量
1.7 通信信号软件处理方法
1.7.1 软件无线电的定义
1.7.2 中频软件无线电实现
1.7.3 信道化处理
1.7.4 基站软件无线电接收机
1.7.5 SR采样技术
1.7.6 直接数字下变频
1.7.7 带通采样失败的解决
第2章 数字信号处理实现方法
2.1 数字信号处理技术概念
2.1.1 数字信号处理技术的发展
2.1.2 数字信号处理算法的分类
2.1.3 数字信号处理实现的方法
2.2 基于DSPs的数字信号处理实现原理
2.2.1 DSPs的结构及流水线
2.2.2 DSPs的运行代码及性能
2.3 基于FPGA的数字信号处理实现原理
2.3.1 FPGA基本原理
2.3.2 逻辑阵列块和自适应逻辑块
2.3.3 块存储器
2.3.4 时钟网络和相位锁相环
2.3.5 I/O块
2.3.6 DSP块
2.4 FPGA执行数字信号处理的一些关键问题
2.4.1 关键路径
2.4.2 流水线
2.4.3 延迟
2.4.4 加法器
2.4.5 乘法器
2.4.6 并行/串行
2.4.7 溢出的处理
2.5 高性能信号处理的难点和技巧
2.5.1 设计目标
2.5.2 实现成本
2.5.3 设计优化
第3章 数值的表示和运算
3.1 整数的表示方法
3.1.1 二进制原码格式
3.1.2 二进制反码格式
3.1.3 二进制补码格式
3.2 整数加法运算的HDL描述
3.2.1 无符号数加法运算的HDL描述
3.2.2 有符号数加法运算的HDL描述
3.3 整数减法运算的HDL描述
3.3.1 无符号数减法运算的HDL描述
3.3.2 有符号数减法运算的HDL描述
3.4 整数乘法运算的HDL描述
3.4.1 无符号数乘法运算的HDL描述
3.4.2 有符号数乘法运算的HDL描述
3.5 整数除法运算的HDL描述
3.5.1 无符号数除法运算的HDL描述
3.5.2 有符号数除法运算的HDL描述
3.6 定点数的表示方法
3.6.1 定点二进制数格式
3.6.2 定点数的量化方法
3.6.3 数据的标定
3.6.4 归一化处理
3.6.5 小数部分截断
3.6.6 一种不同的方法：Trounding
3.6.7 定点数运算的HDL描述库
3.7 定点数加法运算的HDL描述
3.7.1 无符号定点数加法运算的HDL描述
3.7.2 有符号定点数加法运算的HDL描述
3.8 定点数减法运算的HDL描述
3.8.1 无符号定点数减法运算的HDL描述
3.8.2 有符号定点数减法运算的HDL描述
3.9 定点数乘法运算的HDL描述
3.9.1 无符号定点数乘法运算的HDL描述
3.9.2 有符号定点数乘法运算的HDL描述
