更新时间：2018-12-26 17:00:13
封面
版权信息
序一
序 二
第2版前言
前言
第1章 SoC设计绪论
1.1 微电子技术概述
1.2 SoC概述
1.3 SoC设计的发展趋势及面临的挑战
本章参考文献
第2章 SoC设计流程
2.1 软硬件协同设计
2.2 基于标准单元的SoC芯片设计流程
第3章 SoC设计与EDA工具
3.1 电子系统级设计与工具
3.2 验证的分类及相关工具
3.3 逻辑综合及综合工具
3.4 可测性设计与工具
3.5 布局布线与工具
3.6 物理验证及参数提取与相关的工具
3.7 著名EDA公司与工具介绍
3.8 EDA工具的发展趋势
第4章 SoC系统结构设计
4.1 SoC系统结构设计的总体目标与各个阶段
4.2 SoC中常用的处理器
4.3 SoC中常用的总线
4.4 SoC中典型的存储器
4.5 多核SoC的系统结构设计
4.6 SoC中的软件结构
4.7 电子系统级（ESL）设计
第5章 IP复用的设计方法
5.1 IP的基本概念和IP分类
5.2 IP设计流程
5.3 IP的验证
5.4 IP核的选择
5.5 IP市场
5.6 IP复用技术面临的挑战
5.7 IP标准组织
5.8 基于平台的SoC设计方法
第6章 RTL代码编写指南
6.1 编写RTL代码之前的准备
6.2 可综合RTL代码编写指南
6.3 调用Synopsys DesignWare来优化设计
第7章 同步电路设计及其与异步信号交互的问题
7.1 同步电路设计
7.2 全异步电路设计
7.3 异步信号与同步电路交互的问题及其解决方法
7.4 SoC设计中的时钟规划策略
第8章 综合策略与静态时序分析方法
8.1 逻辑综合
8.2 物理综合的概念
8.3 实例——用Synopsys的工具Design Compiler (DC)进行逻辑综合
8.4 静态时序分析
8.5 统计静态时序分析
第9章 SoC功能验证
9.1 功能验证概述
9.2 功能验证方法与验证规划
9.3 系统级功能验证
9.4 仿真验证自动化
9.5 形式验证
9.6 基于断言的验证
第10章 可测性设计
10.1 集成电路测试概述
10.2 故障建模及ATPG原理
10.3 可测性设计基础
10.4 扫描测试（SCAN）
10.5 存储器的内建自测
10.6 边界扫描测试
10.7 其他DFT技术
10.8 DFT技术在SoC中的应用
第11章 低功耗设计
11.1 为什么需要低功耗设计
11.2 功耗的类型
11.3 低功耗设计方法
11.4 低功耗技术
11.5 低功耗分析和工具
11.6 低功耗设计趋势
第12章 后端设计
12.1 时钟树综合
12.2 布局规划
12.3 布线
12.4 ECO技术
12.5 功耗分析
12.6 信号完整性的考虑
12.7 物理验证
12.8 可制造性设计/面向良品率的设计
12.9 后端设计技术的发展趋势
第13章 SoC中数模混合信号IP的设计与集成
