2.2.1 Verilog HDL的特点