8.6.4 数控振荡器及插值间隔产生模块的Verilog HDL设计