6.9.4 平方环的Verilog HDL设计