12.2 状态机的Verilog设计方法