2.2.4 ARM体系结构的寄存器

ARM微处理器包括31个为通用寄存器和6个为状态寄存器共有37个32位寄存器。但是这些寄存器不能被同时访问，具体哪些寄存器是可编程访问的，取决微处理器的工作状态及具体的运行模式。但在任何时候，通用寄存器R14～R0、程序计数器PC、一个或两个状态寄存器都是可访问的。

1.ARM状态下的寄存器组织

（1）通用寄存器

通用寄存器包括R0～R15，可以分为3类：

● 未分组寄存器：R0～R7。

● 分组寄存器：R8～R14。

● 程序计数器：PC（R15）。

（2）未分组寄存器

在所有的运行模式下，未分组寄存器R0～R7都指向同一个物理寄存器，它们未被系统用作特殊的用途，因此，在中断或异常处理进行运行模式转换时，由于不同的处理器运行模式均使用相同的物理寄存器，可能会造成寄存器中数据的破坏，这一点在进行程序设计时应引起注意。

（3）分组寄存器

分组寄存器R8～R14每一次所访问的物理寄存器与处理器当前的运行模式有关。

对于R8～R12来说，每个寄存器对应两个不同的物理寄存器，当使用fiq模式时，访问寄存器R8_fiq～R12_fiq；当使用除fiq模式以外的其他模式时，访问寄存器R8_usr～R12_usr。

对于R13和R14来说，每个寄存器对应6个不同的物理寄存器，其中的1个是用户模式与系统模式共用，另外5个物理寄存器对应于其他5种不同的运行模式。

采用以下的记号来区分不同的物理寄存器：

其中，mode为usr、fiq、irq、svc、abt、und几种模式之一。

寄存器R13在ARM指令中常用作堆栈指针，但这只是一种习惯用法，用户也可使用其他的寄存器作为堆栈指针。而在Thumb指令集中，某些指令的强制性要求可使R13作为堆栈指针。

由于处理器的每种运行模式均有自己独立的物理寄存器R13，在应用程序的初始化部分一般都要初始化每种模式下的R13，使其指向该运行模式的栈空间，这样，当程序的运行进入异常模式时，可以将需要保护的寄存器放入R13所指向的堆栈，而当程序从异常模式返回时，则从对应的堆栈中恢复，采用这种方式可以保证异常发生后程序的正常执行。

R14也称作子程序连接寄存器（Subroutine Link Register）或连接寄存器LR。当执行BL子程序调用指令时，R14中得到R15（程序计数器PC）的备份。其他情况下，R14用作通用寄存器。与之类似，当发生中断或异常时，对应的分组寄存器R14_svc、R14_irq、R14_fiq、R14_abt和R14_und用来保存R15的返回值。

在每一种运行模式下，都可用R14保存子程序的返回地址，当用BL或BLX指令调用子程序时，将PC的当前值复制给R14，执行完子程序后，又将R14的值复制回PC，即完成子程序的调用返回。R14也可作为通用寄存器。

（4）程序计数器PC（R15）

寄存器R15用作程序计数器（PC）。在ARM状态下，位[1:0]为0，位[31:2]用于保存PC；在Thumb状态下，位[0]为0，位[31:1]用于保存PC；虽然可以用作通用寄存器，但是有一些指令在使用R15时有一些特殊限制，若不注意，执行的结果将是不可预料的。在ARM状态下，PC的0位和1位都是0，在Thumb状态下，PC的0位是0。

因为对R15的使用有一些特殊的限制，所以一般不用R15虽然作通用寄存器。当违反这些限制时，程序的执行结果是未知的。

由于ARM体系结构采用了多级流水线技术，对于ARM指令集而言，PC总是指向当前指令的下两条指令的地址，即PC的值为当前指令的地址值加8字节。在ARM状态下，任一时刻可以访问以上所讨论的16个通用寄存器和一到两个状态寄存器。在非用户模式（特权模式）下，则可访问到特定模式分组寄存器，图2-6说明在每一种运行模式下，哪一些寄存器是可以访问的。（注：图中带小三角的图框表示特殊寄存器。）

（5）寄存器R16

寄存器R16用作当前程序状态寄存器（Current Program Status Register，CPSR），CPSR可在任何运行模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些相关的控制和状态位。

每一种运行模式下又都有一个专用的物理状态寄存器，称为备份的程序状态寄存器（Saved Program Status Register，SPSR），当异常发生时，SPSR用于保存CPSR的当前值，从异常退出时则可由SPSR来恢复CPSR。

由于用户模式和系统模式不属于异常模式，它们没有SPSR，当在这两种模式下访问SPSR，结果是未知的。

2.Thumb状态下的寄存器集

Thumb状态寄存器是ARM状态寄存器的一个子集。程序员可以直接操作8个通用寄存器R0～R7，同样可以这样操作程序计数器（PC）、堆栈指针寄存器（SP）、链接寄存器（LR）和CPSR。它们都是各个特权模式下的私有寄存器，如图2-7所示。

3.ARM状态和Thumb状态寄存器间的关系

图2-8显示了ARM状态和Thumb状态寄存器之间的关系：

1）Thumb状态的R0～R7和ARM状态的R0～R7是等同的。

2）Thumb状态的CPSR、SPSR与ARM状态的CPSR和SPSR是等同的。

3）Thumb状态的SP映射在ARM状态的R13上。

4）Thumb状态的LR映射在ARM状态的R14上。

5）Thumb状态的程序计数器映射在ARM状态的程序计数器（R15）上。

在Thumb状态下，寄存器R8～R15（高地址寄存器）不是标准寄存器集。但是，汇编语言的程序员可以访问它们并用它们进行快速暂存。

向R8～R15写入或读出数据，可以采用MOV指令的某个变形。从某个低寄存器（R0～R7）传送数据到高地址寄存器（R8～R15），或者从高地址寄存器传送到低地址寄存器，可以采用CMP和ADD指令，将高地址寄存器的值与低地址寄存器的值进行比较或相加。

4.程序状态寄存器

ARM体系结构包含一个当前程序状态寄存器（CPSR）和5个备份的程序状态寄存器（SPSR）。备份的程序状态寄存器用来进行异常处理，这些寄存器的功能包括：

1）保存ALU当前操作的有关信息。

2）控制中断的允许和禁止。

3）设置处理器的运行模式。

程序状态寄存器（CPSR）的位定义如图2-9所示。

（1）条件码标志

N、Z、C、V均为条件码标志位。它们的内容根据算术或逻辑运算的结果而改变，并且可用作一些指令是否运行的检测条件。

在ARM状态下，绝大多数的指令都是有条件执行的；在Thumb状态下，仅有分支指令是有条件执行的。

条件码标志的具体含义如表2-2所示。

（2）控制位

CPSR的低8位（包括I、F、T和M[4:0]）称为控制位，当发生异常时这些位会被改变，如果处理器在特权模式下运行，这些位也可以由程序修改。

1）T标记位。该位反映处理器的运行状态。该位被设置为1时，处理器执行在THUMB状态，否则执行在ARM状态。这些由外部信号TBIT反映出来。注意软件绝不能改变CPSR的TBIT状态。如果这样做，处理器将会进入一种不可预知的状态。

2）IF中断禁止位。当它们被置1时，可以相应地禁止IRQ和FIQ中断。

3）运行模式位。M4、M3、M2、M1和M0位（M[4:0]）是模式位，它们决定了处理器的操作模式，如表2-3所示。

由表2-3可知，并不是所有的组合都决定一个有效的处理器模式，只有那些明确定义的值才能被采用，其他的组合可能会导致处理器进入一个不可恢复的状态。

（3）保留位

CPSR中的其余位为保留位，当改变CPSR中的条件码标志位或者控制位时，必须确保保留位不被改变，在程序中也不要使用保留位来存储数据值。