对于有限状态机（FSM），其状态存储部分是由触发器和锁存器组成的。在目前的状态机设计中，D触发器使用最为广泛。
D触发器是一个具有记忆功能，且有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中重要的单元电路。式（6.1）是D触发器的状态转移方程。图6.2是D触发器的时序图。
图6.2 D触发器的时序图
例6.1 D触发器示例
以下示例是D触发器的VHDL实现，有clk和d两个输入，输出q和nq。
