第5章 VHDL时序逻辑电路设计

本章将结合之前介绍的VHDL语法，设计并分析一系列时序逻辑电路。