上QQ阅读APP看本书，新人免费读10天
设备和账号都新为新人
2.1 P-Well CMOS（A）
电路采用3μm设计规则，使用P-Well CMOS（A）制造技术。该电路典型元器件、制造技术及主要参数如表2-1所示。制程完成后，在硅衬底上形成CMOS芯片中的各种元器件，并使之互连，实现所设计电路，该电路或各层版图已变换为缩小的各层平面和剖面结构图形的芯片。如果所得到的工艺参数与电学参数都满足设计电路的要求，则芯片功能和电气性能都能达到设计指标。
表2-1 工艺技术和芯片中主要元器件
*表中参数：衬底电阻率为ρ，阱深/薄层电阻分别为XjPW/RSPW，场氧化层/栅氧化层/Poly氧化层厚度分别为TF-Ox/TG-Ox/TPoly-Ox，N+区薄层电阻/结深分别为RSN+/XjN+，P+区薄层电阻/结深分别为RSP+/XjP+，源漏击穿电压分别为BUDSN/BUDSP，N沟道/P沟道的有效沟道长度分别为Leffn/Leffp，铝层厚度为TAl，NMOS/PMOS阈值电压分别为UTN/UTP，N场、P场阈值电压分别为UTFN/UTFP，NMOS/PMOS的跨导分别为gn/gp，PN结漏电流为ILPN。