1.2　集成电路技术发展与材料应用趋势

集成电路自诞生以来，通过制造工艺和材料技术的进步不断延续着摩尔定律，即以尺寸微缩为技术主线来实现集成度翻番和性能提升，已经从20世纪的深亚微米阶段发展到21世纪初的数十纳米阶段，再到如今的亚十纳米阶段。未来几十年，使用尺寸微缩和三维系统集成提高集成密度、提升器件性能、降低电路功耗、融合更多功能将成为技术发展重点。美国电气与电子工程师协会（IEEE）发布了国际器件和系统路线图（IRDS）（见图1-1），规划了More Moore、More than Moore和Beyond CMOS三大技术发展路线[4]。通过技术创新延续、扩展或超越现有摩尔定律的发展路线，以满足新一轮人类社会全面信息化、智能化和量子化等新型科技与产业对集成电路突破和创新发展的重要需求。

图1-1　国际器件和系统路线图[4]

More Moore延续CMOS的整体思路，在器件结构、沟道材料、互连线、高k金属栅、制造工艺等方面创新，推动集成电路沿着摩尔定律趋势发展。晶体管的优化也将从专注于提升性能转向提升性能与降低漏电流并重。从技术水平看，全球集成电路逻辑芯片产品技术目前已到达5nm技术节点，并且正在向3nm技术节点转移，预计在2022年实现量产[5,6]。5nm逻辑集成电路仍采用FinFET结构，在部分关键层上已开始采用极紫外光刻（EUV），在后段互连工艺中也将逐步引入新的互连工艺和新的工艺集成方法，以克服电路互连的巨大延迟影响[7]。3nm技术节点在国际上还没有形成统一的集成电路技术路线，台湾积体电路制造股份有限公司（以下简称台积电）继续沿用FinFET结构，而三星则开始采用全栅（Gate-All-Around，GAA）晶体管来克服FinFET的物理缩放比例和性能限制[8,9]。3nm以下技术节点都采用GAA晶体管。GAA晶体管的结构主要包括堆叠纳米线（片）结构和垂直纳米线（片）结构。这种复杂器件在工艺制备上将会受到严峻的挑战[10,11]。

随着硅基CMOS集成电路继续演化，器件结构的变化和器件尺寸的缩小带来一些新的挑战，材料技术与制造工艺的突破显得尤为重要。5nm及以下技术节点已引入EUV光刻胶，在此过程中，仍需要持续解决EUV光刻胶遇到的大量基础物理问题。例如，因光子散粒噪声导致的随机效应现象和线条边缘粗糙度[12]；栅堆叠结构和多次光刻曝光图形的制造改变了原来的薄膜形成方式，从而需要全方位的原子层沉积（ALD）解决方案，进而扩大了对新型前驱体气体的需求；沟道材料从硅基材料变成SiGe材料或Ⅲ-Ⅴ族材料等高迁移率材料，要面临更多材料和工艺技术方面的挑战[13,14]；为了减少漏电问题，需要集成低缺陷、高质量的新型高k介电材料及低接触电阻材料；未来，控制互连线的电阻、电迁移及经时绝缘击穿极限将会非常困难，为了降低接触电阻，在接触孔和后段金属互连中将引入新型材料钴在关键层取代传统的钨和铜；不断出现的新结构和新材料的应用促使新型化学机械抛光（CMP）材料、电子气体的开发，以满足针对新结构和新材料的薄膜沉积、刻蚀工艺及CMP工艺的要求；为了应对复杂的清洗工艺，开发新型功能化学品，应用超临界状态的液体等。

动态随机存取存储器（DRAM）和NAND闪存仍是存储市场份额最大的两类存储器。当器件尺寸微缩至十几nm技术节点时，DRAM遇到良率下降、成本上升、刷新功耗增加等挑战，其容量扩展性也遇到巨大挑战。面对上述挑战，发展新型高k介电材料、存储器选择材料以保持足够的存储电容，以及通过三维封装技术增加DRAM的集成密度和数据访问带宽是技术发展的重要趋势。3D NAND已经突破176层，并通过多芯片堆叠实现存储密度的继续提高。多层介质/多晶硅的深孔刻蚀、清洗和沉积等工艺是层数增加3D NAND要面对的挑战，需要发展新型的光刻、刻蚀、清洗和沉积材料及工艺[15]。

More than Moore聚焦增加系统集成的多种功能，芯片系统性能的提升不再单纯地靠晶体管尺寸微缩，而是以硅基工艺作为微纳加工的基础，研发非数字、多元化半导体技术与产品，并在计算和存储芯片上集成射频、传感等功能，实现电子系统的多样化和小型化。计算和存储集成是计算系统能效进一步提升的基础，仍面临存储速度与计算速度不匹配的问题。发展新型非易失存储技术，构建高速、高密度、高可靠和低成本的储存型内存是存储技术的发展趋势。基于巨磁阻效应（GMR）的磁存储器（MRAM）及基于碲化合物的相变存储器（PCRAM）等新型非易失存储技术发展迅速[16,17]，已经在嵌入式芯片中得到应用，相关材料及器件性能仍有提升空间。随着新一代通信技术的深入发展，要求射频器件具备高频、大带宽、高功率、与CMOS可集成的特点，急需开发新型高端硅基射频材料；基于新架构的新型通信技术（如硅光通信和量子通信技术）也在同步发展，需要众多硅光材料、量子材料及相关集成芯片提供支撑。在未来的万物互联时代，融合计算和感知的低功耗小型芯片将会被大量采用，众多微机电系统（MEMS）传感器、能量收集器、生物芯片等的发展依赖新型传感材料、换能材料及CMOS兼容性生物芯片材料的创新。在芯片集成方面，3D IC及异质集成将是重要的发展趋势，由此带来的热管理、电磁屏蔽、高密度互连等问题将成为器件与模组系统化、小型化所需要解决的关键技术问题，也急需从材料领域寻求新的突破[18]。

Beyond CMOS是研发硅基CMOS在遇到物理极限时进行信息处理所能倚重的新型器件，不仅可使电路性能提升，还可使整体系统架构更新并带动新的应用，开创崭新的信息时代。这类器件需要具有高功能密度、高性能、低能耗、可接受的制造成本、适合大规模制造等特性。这类器件的结构层级有从CMOS向分子器件、铁磁性器件、自旋器件、量子器件及神经形态器件等方向发展的趋势。状态变量从电子电荷向分子、极化、强电子相关态、自旋等方向发展，在材料方面需要突破碳基、电子关联材料、纳米结构、复合金属氧化物等新型材料在高密度集成环境下的工作稳定性技术瓶颈。例如，负电容场效应晶体管（NCFET）通过将铁电薄膜材料所具有的负电容效应集成在栅结构中，从而升高栅压，实现器件突破传统场效应晶体管亚阈值摆幅极限（-60mV/dec）[19]，但仍面临由铁电薄膜材料引起的负电容区域不稳定及翻转频率极限等世界级难题；铁电场效应晶体管（FeFET）是一种快速、低功耗的新型器件[20]，在RFID、智能卡等领域具有应用前景，目前材料和工艺的复杂性限制了广泛应用；忆阻器有望突破“冯·诺依曼”体系在功耗和速率方面的技术瓶颈，被认为是快速实现存算一体化计算的器件中最具潜力的类突触器件[21]，目前忆阻器材料体系众多，但制备的器件性能稳定性、可重复性和一致性差，无法形成高密度的多阻态芯片。

后摩尔时代，新的器件结构及集成技术将对制造工艺和材料工程提出更迫切的需求，更多的新技术、新工艺、新材料将被采用。为便于研究和分析问题，本书将集成电路材料归类为功能材料和工艺材料两大类。其中，功能材料是指具有优良的电学、磁学、光学、热学、声学、力学、化学等功能的材料，在完成集成电路制造工艺后仍保留在器件上，用于实现各种功能，主要包括晶体管介质及栅极材料、存储材料、射频材料、量子材料等；工艺材料是指用在集成电路制造工艺中，但最终不会保留在器件上的材料，包括光刻材料、抛光材料、湿化学品等。集成电路的More Moore、More than Moore和Beyond CMOS三大技术发展路线中需要的新材料均涉及功能材料和工艺材料，材料工程将在这个发展过程中发挥越来越重要的作用。美国国防部高级研究计划局（DARPA）于2017年6月宣布推出电子复兴计划（ERI），计划未来5年投入15亿美元，联合国防工业基地、学术界、国家实验室和其他创新温床，开启下一次电子革命，材料成为ERI部署的三大领域之一。当前，集成电路技术急需解决的问题及前沿颠覆性材料的新特点包括涉及的元素多、组分复杂、机理复杂、工艺繁杂、验证周期长、与CMOS工艺不匹配等。传统的试错式研发模式创新效率低、瓶颈日益明显，已经不能满足新材料日趋复杂的研发需求。变革现有的低效率材料创新方式，研究并利用新的创新范式以推动集成电路材料技术高质量发展显得越发重要。