7.1 Verilog连接程序的功能定义和参数设计