习题
1.请将下列无符号数据在不同的进制表达间进行转换。
（1）二进制转换为十进制：1010112、0011012、010110102、00001110100001012。
（2）十进制转换为二进制：4210、7910、81110、37410。
（3）十六进制转换为十进制：8AE16、C18D16、B37916、10016。
（4）十进制转换为十六进制：8178310、192210、34520810、575610。
2.请给出32位二进制数分别视作无符号数、原码、补码时所表示的数的范围。
3.请将下列十进制数表示为8位原码和8位补码，或者表明该数据会溢出：4510、-5910、-12810、11910、12710、12810、0、-110。
4.请将下列数据分别视作原码和补码，从8位扩展为16位：001011002、110101002、100000012、000101112。
5.请将下列浮点数在不同进制间进行转换。
（1）十进制数转换为单精度数：0、116.25、-4.375。
（2）十进制数转换为双精度数：-0、116.25、-2049.5。
（3）单精度数转换为十进制数：0xff800000、0x7fe00000。
（4）双精度数转换为十进制数：0x8008000000000000、0x7065020000000000。
6.请写出下图所示晶体管级电路图的真值表，并给出对应的逻辑表达式。
7.请写出下图所示逻辑门电路图的真值表。
8.请用尽可能少的二输入NAND门搭建出一个具有二输入XOR功能的电路。
9.请用D触发器和常见组合逻辑门搭建出一个具有同步复位为0功能的触发器的电路。
10.证明［X+Y］补=［X］补+［Y］补。
11.证明［X-Y］补=［X］补+［-Y］补。
12.假设每个“非门”“与非门”“或非门”的扇入不超过4个且每个门的延迟为T，请给出下列不同实现的32位加法器的延迟。
（1）行波进位加法器；
（2）4位一块且块内并行、块间串行的加法器；
（3）4位一块且块内并行、块间并行的加法器。
13.作为设计者，在什么情况下会使用行波进位加法器而非先行进位加法器？
14.请利用图8.21所示的4位先行进位逻辑组建出块内并行且块间并行的64位先行进位加法器的进位逻辑，并证明其正确性。
15.请举例说明［X×Y］补≠［X］补×［Y］补。
16.请证明［X×2n］补=［X］补×2n。
17.假设每个“非门”“与非门”“或非门”的扇入不超过4个且每个门的延迟为T，请给出下列不同实现将4个16位数相加的延迟：
（1）使用多个先行进位加法器；
（2）使用华莱士树及先行进位加法器。
18.请系统描述采用两位Booth编码和华莱士树的补码乘法器是如何处理［-X］补和［-2X］补的部分积的。
19.用Verilog语言设计一个32位输入宽度的定点补码乘法器，要求使用Booth两位一乘和华莱士树。
20.单精度和双精度浮点数能表示无理数π吗？为什么？