新思维

算力主导的世界，更应该不断被异构

一些关于摩尔定律或者制造工艺的宣传都指出，某些厂家可以将芯片的直径做到10纳米、7纳米、5纳米，甚至3纳米的小尺度——他们以为到了3纳米时，算力就会遭遇瓶颈，其实并非如此。制造工艺的进阶只是说晶体管制作的尺寸最小可以小到多少，这也包括中间互连的线，但是算力不会受限于此，因为我们还可以用很多其他技术来让芯片的算力继续扩展。

举例来说，现在我们的制造工艺可以将尺寸做到7纳米，可以把芯片里面的晶体管线路的单位再提高一倍，但这只是在单芯片的面积上增加了一倍的算力而已。那么，这一倍的算力是否能支持未来的需求呢？可能不行，因为现在算力也在经历一个指数型的发展，甚至比摩尔定律迭代得更快。

另外两个办法，分别是：架构创新和3D堆叠。

第一，架构创新。原来我们只是用CPU，现在可以用GPU或者其他专用芯片来对某些运算的负载做专门的优化，现在的1000个晶体管也许相当于以前的10万个晶体管，这是从架构角度讲如何设计芯片的结构。

第二，3D堆叠。在平面上，单位面积密度的增长是十分有限的，但是如果进行堆叠，我们还可以增加算力。同样，我们可以把不同工艺，比如7纳米、10纳米、14纳米的芯片通过先进的封装技术再封在一起。最近出现的超异构的概念表明，有好多种技术可以用来对算力进行支撑，以保证支撑爆炸性增长的算力要求。工艺上的要求是到7纳米，其实到5纳米就很难推进了。一个原因是这在物理上很难实现，另一个原因是建造这种工厂的成本越来越高了，比如，建造一个10纳米工艺水平的工厂需要高达100亿美元的花费。

推荐阅读 《三位一体：英特尔传奇》

• 一部跌宕起伏的英特尔传奇，一部由梦想引领的硅谷创新史。传承硅谷不朽的创业精神，拥抱“互联网+”时代。

• 迄今为止关于英特尔公司的极其全面、权威的作品。该书作者迈克尔·马隆（Michael S. Malone）为硅谷资深科技记者，掌握了大量一手资料，挖掘了不少鲜为人知的背景故事。