2.2 门单元的时序计算参数
静态时序分析中，需要通过提取逻辑门单元相关的时序参数的数值来验证设计在时序上的正确性。组合逻辑门单元相关的时序参数主要包括信号转换延时和逻辑门延时。
1．信号转换延时（transition delay）
输入端口或者输出端口的信号电平由高电平转换成低电平，或者由低电平转换成高电平所需要的时间即为信号转换延时。
信号由低电平到高电平的信号转换延时如图2-3所示。
如图2-3所示，信号的有效高低电平值通过定义逻辑1阈值电压Vth2和逻辑0阈值电压Vth1来界定。当信号电压值大于逻辑1阈值电压Vth2时，其信号为高电平有效。同样，当信号电压值小于逻辑0阈值电压Vth1时，其信号为低电平有效。
图2-3 信号转换延时
静态时序分析中，时序信息文件中通过以下4个设置来定义信号转换延时的计算参数属性。
（1）slew_lower_threshold_pct_fall
该设置定义信号电压从高电平到低电平转换延时的低电平有效阈值计算电压为标准供电电压的百分比参数。
（2）slew_upper_threshold_pct_fall
该设置定义信号电压从高电平到低电平转换延时的高电平有效阈值计算电压为标准供电电压的百分比参数。
（3）slew_lower_threshold_pct_rise
该设置定义信号电压从低电平到高电平转换延时的低电平有效阈值计算电压为标准供电电压的百分比参数。
（4）slew_upper_threshold_pct_rise
该设置定义信号电压从低电平到高电平转换延时的高电平有效阈值计算电压为标准供电电压的百分比参数。
示例设置如下：
slew_lower_threshold_pct_fall : 20.0;
slew_upper_threshold_pct_fall : 80.0;
slew_lower_threshold_pct_rise : 10.0;
slew_upper_threshold_pct_rise : 90.0;
以上设置定义了逻辑门的信号电压从高电平到低电平转换延时为信号电压从标准供电电压80%转换到标准供电电压20%的时间间隔、逻辑门的信号电压从低电平到高电平转换延时为信号电压从标准供电电压10%转换到标准供电电压90%的时间间隔。逻辑门信号的有效电压定义如图2-4所示。
图2-4 逻辑门信号的有效电压定义
根据设计的不同需求，设计者可以通过这4个参数来设置不同的信号有效阈值电压百分比参数。
2．逻辑门延时（logic gate delay）
通过由晶体管组成的逻辑门可以使高、低电平输入信号进行逻辑求值并产生对应的高电平或者低电平信号输出，而从输入信号改变到对应的正确输出信号的时间间隔即为逻辑门延时。反相器门延时如图2-5所示。
图2-5 反相器门延时
静态时序分析中，在时序信息文件内通过以下4个设置来定义逻辑门延时的计算参数属性。
（1）input_threshold_pct_rise
该设置定义高电平输入信号的高电平计算阈值电压为标准供电电压的百分比参数。
（2）output_threshold_pct_rise
该设置定义高电平输出信号的高电平计算阈值电压为标准供电电压的百分比参数。
（3）output_threshold_pct_fall
该设置定义低电平输出信号的低电平计算阈值电压为标准供电电压的百分比参数。
（4）input_threshold_pct_fall
该设置定义低电平输入信号的低电平计算阈值电压为标准供电电压的百分比参数。
示例设置如下：
input_threshold_pct_fall : 60;
output_threshold_pct_fall : 50;
以上设置定义逻辑门从低电平输入信号到低电平输出信号的延时为：从输入信号低于标准供电电压60%开始到输出信号变化到低于标准供电电压50%时的时间间隔。逻辑门信号延时定义如图2-6所示。
图2-6 逻辑门信号延时定义
同样，通过这4个设置还可以定义逻辑门在不同信号输入到对应输出的延时参数，如从高电平输入信号到低电平输出信号的延时参数、从高电平输入信号到高电平输出信号的延时参数，以及从低电平输入信号到高电平输出信号的延时参数。