1.2 为ADC选择合适的驱动缓冲器

近年来，模数转换器（ADC）的结构与集成工艺有了较大进展，性能得到较大改善，其中包括高转换速率、高分辨率、低失真以及开关电容输入结构、单电源工作等性能，从而使设计人员在为特定的ADC选择驱动放大器（或缓冲器）时，必须考虑阻抗匹配、电荷注入、噪声抑制、输出精度和输出驱动能力等诸多因素[4]。

在一个模数混合的应用系统中，选择合适的运算放大器来驱动模数转换器（ADC）是至关重要的。设计时必须考虑放大器噪声、带宽、建立时间和转换速率等因素与ADC的信噪比（SNR）、无杂散动态范围（SFDR）、输入阻抗和采样时间等参数的关系[5]。

1.2.1 噪声对ADC性能的影响

噪声会降低起缓冲作用的放大器与ADC转换器组合使用的性能。运算放大器数据手册对噪声可以有不同的表述方式。然而，这些噪声标准在某些情况下是存在重复的。

方法一是把噪声描述为带宽的函数，同时给白噪声特性赋予一个固定的值，单位是nV/ ，或者μV/ ；方法二是用图形描述噪声；方法三是采用总谐波失真加噪声（THD+N）的指标来换算。

设计时只需确定用哪种方法来确定噪声。一般来说，如果带宽很广，方法一可能是最好的。如果带宽很窄，可以使用总谐波失真加噪声（THD+N）这个指标。

运算放大器噪声系数可以在其数据手册中找到。这个数据的单位通常是nV/ 。一旦1/f噪声部分低于已经选定的有用带宽，则总噪声是可以从噪声规格中计算出来的。

例如，一个运算放大器的低频噪声转折点是10Hz，噪声规格是8nV/ ，并且所使用的频率范围为20～20kHz。首先，10Hz的噪声转折点低于最低有用频率。因此可以假定，恒定的噪声系数8nV/ 适用于有用带宽范围内的所有频率。下一步，计算平方根部分：=141.35；乘以噪声指标：8 × 141.35=1.131μV。这就是等效输入噪声。输出噪声等于输入噪声乘以增益。当然，输出噪声会叠加到ADC之上。

运算放大器的噪声可能不是系统中唯一的噪声源。其他噪声源可以包括前级滤波产生的噪声、偏移、或信号调制等噪声源等。噪声源叠加符合平方相加后再开方的规律：

1. SAR ADC的典型驱动电路

运算放大器产生的噪声源自差分输入端。每个运算放大器的输入端都会产生晶体管器件噪声，该噪声在点噪声图中被描述为输入参考（RTI）噪声。可以通过计算运算放大器的输出参考（RTO）噪声来测定有多少噪声到达了ADC的输入端。

运算放大器OPA363与16bit SAR ADC的典型驱动电路[6]如图1-10所示，噪声的影响可以通过计算运算放大器的SNR值与ADC的SNR值结合得到。

2. 放大器的噪声特性

通常运算放大器的产品数据手册会给出放大器的噪声特性，如图1-11所示OPA363放大器的噪声特性，给出了输入电压噪声的规格和输入电压噪声密度规格。从图1.11可见该运算放大器的噪声性能随频率有一个明显的变化的。

数据手册中给出的运算放大器的噪声规格是RTI型的。可以将运算放大器的噪声看做运算放大器同相输入端的一个电压源。

输入电压噪声（10μVP-P）描述的是在一定带宽下运算放大器的低频噪声。该带宽是在运算放大器的1/f噪声区域的一部分。运算放大器输入端的晶体管以及输入端的有源负载共同产生了这个噪声。

输入电压噪声密度是一个与频率有关的噪声变量。如图1-11中的电特性表所示，在频率等于10kHz处的输入电压噪声密度（end）等于17nV/ 。该指标出现在频率图的宽频带噪声区域。通常，宽频带噪声区域的噪声曲线是平坦的，这个近似的处理对评估放大器的性能会有很好的帮助。运算放大器中的电阻是宽频带噪声的主要来源，不管它们是分离电阻还是晶体管的源极或漏极电阻。

放大器的数据手册通常会给出了输入电压噪声密度与频率的比值。如图1-11所示，输入电压噪声就等于在0.1～10Hz指定频率区间内输入电压噪声密度曲线以下的区域。注意该规格的单位是峰-峰值。要把该值转化成有效值（rms），只要将峰 -峰值除以6.6即可（工业标准的波峰因数CF=3.3）。

将有效值转化为峰-峰值的CF（BCF）值见表1.4。为了估计运算放大器输出噪声电压的峰值，将有效输出电压值乘以2倍的CF值。要估计ADC的以位（bit）为单位的输出峰值性能，可以从有效值规格中减去以位为单位的波峰因数（BCF）。

可以计算出在图1.11中曲线下面在1/f区间（0.1～6kHz）内的、属于不同电压噪声带宽的噪声。首先需要找到1Hz时的输入噪声密度值，一旦找到了该值，利用如下公式就能计算出曲线下方的噪声有效值：

式中，C是1Hz时输入噪声密度的值。

例如，根据图1.11中运算放大器的噪声特性，在频率范围为0.1～6kHz时产生的噪声有效值为

根据计算结果和运算放大器噪声增益值 G=1，在运算放大器输出端的1/f 噪声的SNR为

当考虑在这些低频率下的噪声时，可以在很低的频率下使用这个公式，如在0.0001Hz时（0.0001Hz相当于2.8h一个周期）。然而，在频率低于0.1Hz时，即每10s一个周期时，电路中其他的因素，如温度、老化或器件寿命等很可能引起变化。事实上，来自运算放大器的低频噪声也许不会以采样速率出现，而是会在电路中发生改变。

图1.11 中运算放大器的噪声特性也给出了输入噪声密度值。该值总是在较高的频率下有效，在那些输入噪声电压相对恒定的区域内有效。对于曲线的这一部分，可以将带宽的平方根与由该带宽内噪声的噪声密度相乘。例如，如果运算放大器的噪声在10kHz时为17nV/ ，带宽范围为6～100kHz的放大器噪声为

式中，BW是带宽（6～100kHz）。

利用制造商提供的图表计算噪声曲线下面的区域，并且用运算放大器的噪声增益来乘以它，即可得到输出参考（RTO）的噪声值。在这个例子中，电路的噪声增益为+1V/V。

将放大器在两个区域内贡献的噪声取其平方和的平方根，用于此计算的公式如图1-12中所示，VN（Amp-RTO）= 。

在图1.12中，将噪声分解为两个部分。在区域e1 中，通过放大器电路的直流增益得到1/f噪声，大小为+1V/V。运算放大器噪声的规格是以nV/ 为单位的。当用带宽的平方根乘以该区域上噪声的平均值后，可以得到分析结果。对于CMOS运算放大器，1/f ′区域一般是在0.1～100Hz或者0.1～1000Hz之间。既然噪声值要与带宽的平方根相乘，因为带宽较窄，它对整体值的贡献就很小了。在区域 e2 中，运算放大器的宽带噪声是与放大器电路增益相乘，增益大小还是+1V/V，然后还要同带宽的平方根相乘。

每个区域对总电路噪声的贡献为

e1=C =2.32μVrms

e2=en =5.21μVrms

放大器输出端的总噪声为

采用上面的计算结果，可以得到运算放大器输出端1/f噪声的SNR值为

在amplifier.ti.com的“Engineering Resources”目录下可以找到得州仪器（TI）公司提供的SPICE软件仿真工具TINA-TITM，用这个工具可以验证计算得到的噪声。

RTI噪声密度和RTO总噪声如图1-13所示。该图说明了TINA-TITM工具如何帮助人们了解电路中的噪声。图1.13（a）给出了放大器的仿真噪声响应。图1.13（b）给出了随着频率上升的累积噪声。可以看到，在图1.13（b）中，低频率下噪声是非常低的，这是因为在较低带宽时，噪声的因子是一个较小数字（带宽）的平方根。随着频率上升，累积噪声也随之上升。根据图1.13（a）所示的特性，如果认为在较高的频率下噪声升高的速度会降低，而正如我们看到的，这种想法是错误的。因为，在高频下带宽因子（即带宽的平方根）是相对较高的。

3. 将运算放大器和ADC的噪声数值结合起来

在研究了运算放大器中可能的噪声源后，要估计图1.10所示电路系统的总噪声就变得很容易。在该系统中，使用16位ADC（ADS8325），其最高采样率为100ksps，典型SNR值为91dB。通过前面的计算，可以得出OPA363输出参考（RTO）噪声为109.8dB。

现在利用取平方和的平方根的定理，可以利用运算放大器的SNR和ADC的SNR来计算系统的总噪声：

通过计算可以看到，该运算放大器的噪声对系统的精度没有什么太大的影响。

在实际电路中，运算放大器的SNR性能总会等于或低于最低值（最坏值）。选择高噪声的运算放大器将会带来最差的系统性能。例如，如果使用增益为10V/V的放大器，它在10kHz时的典型噪声电压 end为45nV/ ，那么SNRTotal为82.2dB。如果使用16 位ADS8325，SNRTotal是81.6dB。在此设计中，放大器主导了电路的噪声。

还有其他很多因素同样会影响运算放大器的选择，但是放大器噪声可能对输出的数字编码有重大的影响。如果放大器噪声太大，ADC一定会将电路中的噪声转换为数字输出。另外，很可能会使用噪声比运放噪声大很多的ADC，因此如果在没有评估系统的情况下选择了一个极低噪声的运算放大器，那么就有可能会在运放上耗费太多成本。

计算电路的潜在噪声是一项很艰难的任务，但是可以利用一些通用的规则来解决这些问题。在计算时，可以先考虑电路的工作频率范围，再将噪声源结合起来，用取平方和的平方根的方法获得最终的噪声。使用一些技巧，可以很快得到运算放大器和ADC之间的兼容性。

4. 低噪声的ADC驱动电路例

理想情况下，运放信号源应该对ADC误差不产生额外的贡献。为避免额外的噪声引入系统，信号源信噪比（SNR）应优于ADC的理论上限。而新一代运算放大器的噪声特性均远优于12位，优于16位噪声特性的器件也不难找到，因此这一要求很容易满足。

在图1.14中，采用MAX4256作为16位ADC MAX195的驱动器，该电路能够提供低的噪声和低的失真。

MAX4256的输入电压噪声密度eN=7.9nV/ （f=30kHz），输入电流噪声密度iN=0.5fA/ （f=1kHz）。因为单极性滤波器有效噪声带宽是 -3dB截止频率的1.57倍，MAX4256的噪声带宽是GBW/1.57AV。

除电压噪声和电流噪声源外，电路中的每个电阻也产生噪声，等效的输入噪声为

et=+[iN（R1/R2）]2 +（er）2

则

全部噪声=

为简化计算，参考1kΩ电阻在1Hz带宽时产生的噪声是4nVrms，简化的计算公式为

er=（4nV/ ）

假定是在典型的音频应用，带宽为20kHz，MAX195的采样速率为85ksps，有 eN=8.7nV。MAX4256的电流噪声是0.5fA/ ，运算放大器输出的全部噪声为

MAX4256输出的全部噪声为17μVrms，可以满足MAX195的需要。

1.2.2 总谐波失真加噪声（THD+N）

总谐波失真加噪声（THD+N）是指噪声电压有效值加基频信号的谐波电压有效值，再除以基频信号电压的有效值所得的比率，用dBc或%表示。

dBc用于表示载波的强度大小，或者指低于载波强度大小的数值。例如，一个杂散信号或噪声的强度小于-40dBc，说明杂散信号或噪声的强度至少比该载波信号小40dB。

THD+N比较输出信号的频率成分与输入信号的频率成分。理想情况下，如果输入信号是一个正弦波，那么得到的输出信号也将是一个正弦波。由于运算放大器的非线性和存在噪声源，输出信号不可能达到这种理想情况，所以THD+N是其他频率成分信号与基频信号的比值

失真同样会降低ADC的动态特性，具体选择时，需要保证放大器的失真远低于转换器的总谐波失真（THD）。例如，MAX195 为16 位逐次逼近型ADC，其THD为 -97dB（0.0014%），而MAX4256 的信噪比加失真（SINAD）可达-115dB。这样高的性能允许采用同相输入并且工作于单电源的运算放大器MAX4256作为16位ADC的驱动放大。

1.2.3 带宽

1. 运算放大器的开环和闭环特性

设计时，所选择的ADC带宽应能够满足系统的要求。可根据确定ADC的带宽来选择放大器的带宽。根据奈奎斯特定理，对于一个单频信号来说，采样频率应大于两倍最高频率，以避免产生混叠失真。奈奎斯特极限是选择带宽的重要因素，但不是唯一的。

运算放大器通常工作在闭环反馈状态下，有

式中，A表示开环增益；Aβ表示环路增益。

如图1-15所示，运算放大器闭环工作时的增益比开环增益A降低了1+Aβ倍，图中闭环增益是40dB（110dB减去70dB）。

从图1.15可见，运算放大器牺牲了增益，但使得带宽增加了。这种减少增益与增加带宽之间的关系是一个线性函数，它被称为增益带宽积。

当使用电压反馈放大器时，增益带宽积是考虑小信号带宽时的重要指标。因为电压反馈放大器的增益或放大倍数是首先要考虑的问题。

设计时，所选择的放大器的增益带宽积必须大于输入ADC的信号频率与增益的乘积。

2. 同相运算放大器的增益带宽积

同相运算放大器的增益可以表示为

式中，RG是该级中的增益电阻；RF是该级中的反馈电阻。

如果A远大于想要得到的闭环增益，则有

式（1.6）描述了同相闭环增益情况。运算放大器的闭环增益曲线和开环增益曲线会存在交点，这个点就是闭环时的带宽。因此，增益带宽积的公式为

3. 反相运算放大器的增益带宽积

上述增益带宽积的公式只适用于同相放大器。对于反相运算放大器，它的增益可以表示为

如果A远大于想要得到的闭环增益，则

把式（1.9）与反馈公式的一般形式比较，可以发现反相放大器的开环增益为

这对于反相放大器的增益带宽积是有影响的，当RG=RF 时，开环增益减小了1/2。如图1-16所示，一旦使用了反相结构后，开环增益将受反馈效果和增益电阻RF 和RG的影响。

因此，在高速应用中，当高速接口是主要的需求，应使用同相放大器。如果共模抑制、噪声和谐波失真是主要的需求，那就应该选择反相放大器。

4. 增益带宽的安全裕度

设计时，需要确保放大器工作点（频率点）的闭环增益与该点的开环增益有一定的裕量。一般要求留有40dB的安全裕度。由于有限的运算放大器开环增益将可能导致误差，所以安全裕度要确保将这些误差的发生降至最低限度。

例如，图1.17所示安全裕度限制了放大器带宽，如果想要得到40dB的增益（放大100倍），理论最高可用的频率是1kHz。这就是为什么即使对相对低速的系统也需要高速运算放大器的原因。

需要40dB的安全裕度的理由是，对于同相增益和反相增益，闭环增益的计算都是建立在开环增益的基础之上的。由于闭环增益和开环增益之间有40dB的余量，反相和同相增益误差是正常状态的0.01%。如果把安全裕度降低至20dB，增益误差将是正常工作状态的2%。这样会使增益误差大幅增大，所以应该避免这种情况的发生。

如果需要更高的精确度，那就需要增加安全裕度，让具有高增益带宽积的运算放大器工作在低增益状态可以做到这一点。如果相对于噪声，精度是一个更为重要的考虑因素时，采取多个工作在较低的增益状态的运算放大器级联的方式，会比单独使用一个工作在较高增益状态的运算放大器的方式，效果要好得多。安全裕度的增大会使得精度也随之显著提升。当安全裕度为60dB时，增益误差是正常值的0.0001%。

另外，运算放大器的电源电压也会对增益带宽积产生一定影响。

1.2.4 压摆率和建立时间

当信号电平范围很大时（接近运算放大器电压范围的极限），或者信号属于非正弦类型时（方波、脉冲、三角波、锯齿波斜波等），转换速率是一个非常重要的技术指标。这些波形中的谐波成分有可能超出运算放大器的带宽范围。

如图1-18所示，转换速率是指由输入信号的突然改变引起的输出电压变化的速度，单位为V/μs或者V/ns。在运算放大器中，给出的转换速率是指其最大限度符合要求的转换速率，通常增益为1。

设计时，为了防止因转换速率不足导致放大器传输信号的失真，所选择的运算放大器的转换速率必须大于该信号的转换速率。正弦波的最大转换速率发生在其波形跨越零点时。转换速率的定义为

式中，f为信号的频率；V为信号的峰值电压。

转换速率有时被表示为SR+和SR-，SR+是正向跳变转换速率的缩写，SR-是反向跳变转换速率的缩写。

在绝大多数运算放大器中，影响转换速率的主要因素是，为使运算放大器单位增益稳定而所加的内部的容性补偿。如果运算放大器中没有容性补偿，那么转换速率取决于运算放大器内部的寄生电容。无补偿运放的转换速率通常比部分补偿运放快，部分补偿运放的转换速率比全补偿运放快。当使用无补偿运放或者部分补偿运放时，设计者必须通过使用外部元件来确保电路输出的稳定性。

对于驱动放大器的速度要求，应使其建立时间与ADC的采样时间相匹配。也就是说，只有当ADC采样输入信号的时间间隔大于最差情况下放大器的建立时间时，才能保证转换结果的精度。大量的运算放大器能够令人满意地与12位ADC协同工作，但适合14位或16位ADC、速度高于500kHz的选择就十分有限了。这种选择需要在噪声、失真和建立时间等参数之间进行折中考虑。特别是对建立时间的选择具有一定的困难，因为很少有运算放大器制造商在16位性能下测试该项指标（0.001%）。

为满足视频及其他高速应用，一些公司研制开发了范围广阔的各种视频运算放大器，如Maxim公司的MAX4104、MAX4304、MAX4105、MAX4305等，这些放大器具有880MHz -3dB带宽、1400V/μs的摆率、±70mA的输出电流、±1mV的输入偏移电压。这些放大器同时也适合作为高速ADC的驱动器。MAX4304构成的放大器增益为+2V/V的高速ADC驱动电路如图1-19所示。

MAX4106/MAX4107运算放大器具有0.75nV/ 的超低噪声电压；MAX4106闭环增益可以达到+5V/V或者更大，MAX4107闭环增益可以达到+10V/V或者更大。放大器在工作频率为5MHz时具有63dB的SFDR；在使用 ±5V电源电压时，输出摆幅为±3.2V，输出电流为80mA。MAX4107构成的放大器增益为+10V/V的高速ADC驱动电路如图1-20所示。

MAX4108/MAX4109/MAX4308/MAX4309运算放大器具有高速低失真特点，如MAX4108，在工作频率为5MHz，VOUT=2Vp-p和RL=100Ω时，SFDR= -93dBc。MAX4109构成的50Ω差分输入的高速ADC驱动电路如图1-21所示。

1.2.5 缓冲器性能与ADC的输入结构

大多数ADC不具备完全与信号源提供的范围相匹配的输入电压范围。信号源输出的电压信号直接与ADC相匹配的情况基本不会发生。设计师需要考虑在输入信号和转换器之间放入一个起缓冲作用的运算放大器。采用运算放大器进行缓冲，可以解决下列问题。

● 阻抗匹配：信号源不一定是低阻抗。ADC的输入端很可能会对信号源的分压，进而影响信号的精度。一个单位增益的运算放大器缓冲器具有很高的输入阻抗，因此不会对信号源分压。此外，它的低输出阻抗非常适合驱动ADC的输入端。

● 减少容性负载的影响：大多数类型的ADC的输入端不只表现为阻性负载，还表现为容性负载，通常需要一个电阻和电容组成的外部补偿电路。采用这个电路网络是很重要的，但这样就给信号源增加了容性负载。电阻可以把电容和信号源分隔开，但它通常采用一个很小的阻值，从而可能使信号源过载。采用低输出阻抗的运算放大器作为这个接口，可以解决这个问题。

● 把单端信号转换为差分信号：许多新的ADC都具有差分输入端，需要采用差分输入形式。但大多数的输入源都是单端的，因此，可以利用运算放大器进行信号转换。这种转换可以采用单端运算放大器或者使用全差分运算放大器。

在选择驱动放大器时还需要考虑的一个关键因素是ADC的输入结构，如一些具有很大的非线性输入电容的ADC。具有新型开关电容结构的ADC，在每次转换结束时都由一个小的浪涌输入电流，为避免造成误差，驱动放大器应能够在下一次转换启动前从这种瞬态恢复并重新建立。可采用如下两种解决方案：

（1）要求驱动ADC的运算放大器对于负载瞬变的响应快于ADC的采样时间（许多新型ADC内置有这样的宽带采样/保持）。幸运的是，大多数运算放大器对于负载瞬变的响应远比对输入阶跃的响应快得多，所以该要求对于外部缓冲器来讲并不难满足。

（2）在输入端采用一个RC滤波器，电容值要远大于ADC的输入电容。这个大电容为采样电容提供电荷，从而消除了瞬变（如图1-22所示）。为了吸收瞬变，通常推荐在ADC输入和地之间连接一个1000pF或更大的电容。RC滤波器同时也减小了放大器在驱动容性负载时产生稳定性问题的可能。与电容相串联的小电阻有助于阻止自激和振荡。

另外一个关键问题是要求放大器在整个感兴趣的输入信号频率范围内保持低输出阻抗。高输出阻抗的运算放大器不能迅速响应ADC输入电容的改变，也不能处理ADC产生的瞬态电流。而要获得低输出阻抗，就应具有高环路增益，根据等式ROUT=RO/（1 +AVOβ）（其中RO是开环输出阻抗，AVOβ是环路增益），当接近运放的单位增益穿越频率时，AVOβ会下降，导致输出阻抗增大。由此可见，对低阻抗的要求变成了对于带宽的要求。因为在更高频率下，宽带运放具有更高的环路增益，所以也就具有更低的输出阻抗，在一个50Msps ADC前端采用一个500MHz运放是很明智的做法。宽带运放比低带宽运放在吸收ADC产生的浪涌电流方面更加有效。例如在超声系统中，新型10位ADC的典型采样频率为50MHz，在此频率下MAX4100的输出电阻低于2Ω。此外，MAX4100可提供500MHz的单位增益带宽、250V/μs的压摆率，以及35ns（至0.01%）或18ns（至0.1%）的建立时间，这些特性使其在医疗超声系统中被非常普遍地用于ADC的驱动。