5.2.1 CPLD/FPGA基本概念