更新时间：2018-12-30 11:21:25
封面
版权信息
前言
第1章 Mentor公司SiP设计仿真平台
1.1 从Package到SiP的发展
1.2 Mentor公司SiP技术的发展
1.3 Mentor SiP设计与仿真平台
1.4 在Mentor SiP平台中完成的项目介绍
第2章 封装基础知识
2.1 封装的定义与功能
2.2 封装技术的演变与发展
2.3 SiP及其相关技术
2.4 封装市场发展
2.5 封装厂家
2.6 裸芯片提供商
第3章 SiP生产流程
3.1 BGA—主流的SiP封装形式
3.2 SiP封装生产流程
3.3 SiP封装的三要素
第4章 新兴封装技术
4.1 TSV（硅通孔）技术
4.2 IPD（Integrated Passive Device）技术
4.3 PoP（Package on Package）技术
4.4 代表电子产品（苹果A4处理器）
第5章 SiP设计与仿真流程
5.1 SiP的设计与仿真流程
5.2 Mentor环境中的设计与仿真流程
第6章 中心库的建立及管理
6.1 中心库的结构
6.2 Dashboard介绍
6.3 原理图符号库的建立
6.4 裸芯片Cell库的建立
6.5 BGA Cell库的建立
6.6 Part库的建立
6.7 通过Part创建Cell
第7章 原理图输入
7.1 网表输入
7.2 基本原理图输入
7.3 基于DxDataBook的原理图输入
第8章 多版图项目管理与原理图多人协同设计
8.1 多版图项目管理
8.2 原理图多人协同设计
第9章 版图的创建与设置
9.1 创建版图模板
9.2 创建版图项目
9.3 版图相关设置与操作
9.4 版图布局
9.5 版图中直接查看原理图eDxD View
9.6 版图中文输入
第10章 约束规则管理
10.1 CES约束编辑系统
10.2 方案Scheme
10.3 定义基板的层叠及其物理参数
10.4 网络类规则Net Class
10.5 间距规则Clearance
10.6 约束类Constraint Class
10.7 CES和版图数据交互
第11章 Wire Bonding设计
11.1 Wire Bonding概述
11.2 Bond Wire模型
11.3 Wire Bonding工具栏及其应用
第12章 腔体及芯片堆叠设计
12.1 腔体Cavity
12.2 芯片堆叠
第13章 FlipChip及RDL设计
13.1 FlipChip的概念及特点
13.2 RDL的概念
13.3 RDL设计
13.4 FlipChip设计
第14章 布线与敷铜
14.1 布线
14.2 敷铜
第15章 埋入式电阻、电容设计
15.1 埋入元器件技术的发展
15.2 埋入式电阻、电容的工艺和材料
15.3 电阻、电容自动综合
第16章 RF射频电路设计
16.1 RF SiP技术
16.2 Mentor RF设计流程
16.3 RF原理图设计
16.4 原理图与版图RF参数的相互传递
16.5 RF版图设计
16.6 和RF仿真工具连接并传递数据
第17章 版图实时协同设计
17.1 版图实时协同设计技术Xtreme
17.2 实时协同软件的配置
17.3 启动Xtreme实时协同设计
第18章 3D实时DRC检查
18.1 Wire Model Editor 3D实时显示及DRC检查
18.2 3D Viewer实时显示及DRC检查
第19章 设计检查
19.1 Online DRC
19.2 Batch DRC
19.3 Review Hazard
19.4 设计库检查
第20章 生产数据输出
20.1 Gerber及钻孔数据输出
20.2 其他生产数据输出
第21章 SiP仿真技术
21.1 SiP仿真技术概述
